xiangxiang zhang
Ingénieur digital design,
Verilog
SystemVerilog
C
AISC
FPGA
31 ans
Permis de conduire
Sevran (93270) France
Situation professionnelle
En recherche d'emploi
Ouvert aux opportunités
Présentation
Ingénieur en conception de circuits numériques doté de trois ans d'expérience dans la programmation en Verilog et SystemVerilog à Shanghai. Excellentes connaissances du flot de développement ASIC/FPGA. Actuellement à la recherche d'un poste dans le domaine des ASIC/FPGA et C embarqué.
Ingénieur digital design
SmartSens
Décembre 2021
à juillet 2024
- Conception des blocs IPs de traitement d’image à partir de son algorithme en C
- Conception de plusieurs FIFOs pour réorganiser des données qui viennent des circuits analogiques
- Conception du circuit TOP pour la partie du traitement d’image selon un diagramme de flux.
- Réalisation d’un bloc de surveillance des PDB ( IP utilisée pour extraire les points pd )
Détails de l'expérience
- Développement du code en verilog et en systemverilog .
- Conception du bloc de la surveillance.
- Comparaison des résultats entre le code verilog et le code C en utilisant DPI.
- Simulation et vérification fonctionnelle du code dans le bloc IP.
- Création des tasks de simulation des différents modes
- Instanciation des blocs IP dans le projet.
- Simulation et vérification fonctionnelle du code dans le projet.
Description de l'entreprise
SmartSens a toujours mis l'accent sur l'innovation, la recherche et le développement de technologies d'imagerie haut de gamme, et ses propres avantages en termes de performances ont été reconnus et plébiscités par de nombreux clients. En tant qu'entreprise dédiée à la fourniture de capteurs d'images CMOS avec des applications multi-scènes et une couverture complète des performances, les produits de l'entreprise ont couvert toutes les exigences de performance des applications multi-scènes, telles que la surveillance de la sécurité, la vision industrielle, l'électronique des véhicules intelligents, les téléphones intelligents, etc.
Site web de l'entreprise
