xiangxiang zhang
Ingénieur digital design,
Verilog
SystemVerilog
C
AISC
FPGA
31 ans
Permis de conduire
Sevran (93270) France
Situation professionnelle
En recherche d'emploi
Ouvert aux opportunités
Présentation
Ingénieur en conception de circuits numériques doté de trois ans d'expérience dans la programmation en Verilog et SystemVerilog à Shanghai. Excellentes connaissances du flot de développement ASIC/FPGA. Actuellement à la recherche d'un poste dans le domaine des ASIC/FPGA et C embarqué.
Ingénieur digital design
SmartSens
Décembre 2021
à juillet 2024
- Conception des blocs IPs de traitement d’image à partir de son algorithme en C
- Conception de plusieurs FIFOs pour réorganiser des données qui viennent des circuits analogiques
- Conception du circuit TOP pour la partie du traitement d’image selon un diagramme de flux.
- Réalisation d’un bloc de surveillance des PDB ( IP utilisée pour extraire les points pd )
Ingénieur design IP
Siemens EDA
Avril 2021
à septembre 2021
- Développement de méthodes de test innovantes pour des parties de circuit ASIC qui ne sont pas accessibles ou mal testées par ATPG at-speed
Stagiaire en électronique
Air Support
Avril 2019
à juillet 2019
- Maintenance et redesign de l’alimentation d’un équipement installé dans les avions (Zodiac Aerospace Groupe)
Stagiaire en électronique
EPLconcept
Avril 2017
à juin 2017
- Conception d’une carte électronique de commutateur pour test de production de tubes LED
Parcours système électronique & système informatique
Parcours électronique et informatique
Parcours génie électrique et informatique industrielle
-
verilog
Avancé
-
Systemverilog
Avancé
-
VHDL
Bon niveau
-
Linux
Avancé
-
Windows
Avancé
-
Python
Bon niveau
-
Shell
Bon niveau
-
Perl
Bon niveau
-
TCL
Bon niveau
-
SVN
Avancé
-
Git
Intermédiaire
-
UVM
Notions
-
C
Bon niveau
-
C++
Intermédiaire
Langues
-
Français
Bon niveauB2
-
Anglais
IntermédiaireB1
-
Chinois
ExpertC2
